Directory Intranet
You are here : GIPSA-lab>Research
Chargement

ARCHITECTURE

Cluster muti-GPU et cartes FPGA.

Référent(s) scientifique(s) : Dominique HOUZET
Responsable technique : Sylvain HUET

Localisation : site Ampère D1193

 

Cette plateforme dispose d'un cluster muti-GPU et de cartes FPGA principalement utilisés pour la validation des travaux du thème adéquation algorithme architecture de l'équipe AGPIG.

 

Les travaux menés dans ce thème se focalisent sur la mise en œuvre et le développement de méthodes et architectures ou l'utilisation d'architectures existantes pour l'implantation efficace d’algorithmes de traitement du signal et de l’image.

 

Cela nous amène à mettre en oeuvre des applications sur GPU et à valider des architectures sur FPGA.

 

Cette plateforme a été financée en partie par la région Rhône-Alpes.

 

Cluster multi-GPU


 

Il est composé de 3 nœuds connectés par inifiniband via un switch Qlogic 12200 disposant de 36 ports QDR x4.

Chaque nœud a les caratéristiques qui suivent:

 

- CPU: Core i7 920 4 cores @ 2.66 GHz

- 12 Go de mémoire RAM

- 1 adaptateur réseau Infiniband QLogic QDR x4

 

Sur chacun il est possible de monter jusqu'à 4 cartes GPU. Nous disposons des cartes GPU suivantes:

 

- 5 cartes GTX 285:

    - 240 cores @ 1.48 GHz

    - 2 Go de mémoire globale

    - compute capability 1.3

 

- 2 cartes Quadro 4000:

    - 250 cores @ 0.95 GHz

    - 2 Go de mémoire globale

    - compute capability 2.0

 

- 2 carte GTX 480

    - 480 cores @ 1.4 GHz

    - 1.5 Go de mémoire globale

    - compute capability 2.0

 

Cartes FPGA


Carte ARCHITEP (multi-FPGA)


 

Cette carte, développée dans le cadre du projet ARCHITEP, comprend 7 FPGAs de type Virtex4 (XC4VFX60).

6 FPGA dits esclaves sont connectés en étoile autour d’un FPGA maître à l’aide d’un lien série haut débit  (jusqu'à 1.25 Gb/s). Les modules esclaves sont également connectés entre eux via un anneau bidirectionnel reposant également sur des liens série haut débit.

Un module mémoire de 512 Moctets est associé à chaque FPGA. Le module maître dispose en plus une interface Ethernet 10/100 Mb, d’une connexion à une carte compact Flash et d’entrées/sorties vidéo.

 

Carte ML402


Carte du commerce articulée autour d'un FPGA XC4VSX35.



 

 

 


GIPSA-lab, 11 rue des Mathématiques, Grenoble Campus BP46, F-38402 SAINT MARTIN D'HERES CEDEX - 33 (0)4 76 82 71 31